PATENT ABSTRACTS OF JAPAN

(11) Publication number : (43)Date of publication of application: 02.04.1996

(51) Int. CI.

H01L 29/786 H01L 21/336 G02F 1/136

(21) Application number: 06-224736

(71) Applicant : HITACHI LTD

(22)Date of filing :

20.09.1994


(72) Inventor : TANAKA TAKESHI ONO KIKUO

(54) THIN FILM TRANSISTOR AND LIQUID CRYSTAL DISPLAY APPARATUS EMPLOYING THE SAME

PURPOSE: To reduce the number of photoresist layers of a TFT-LCD to shorten a manufacturing process and improve a throughput without deteriorating the display [6] picture quality of the TFT-LCD.

CONSTITUTION: In the formation of a reverse stagger type TFT, a semiconductor ASI is doped with impurities by using source electrode and drain electrode layers SDD, SDCH and SDS as masks to form a contact region NSI. Then the unnecessary part SDCH among the doping masks is selectively removed. With this constitution, the source electrode material and the drain electrode material are used as the doping masks and the mask of a channel part can be removed together with a photoresist layer, so that the number of the photoresist layers can be reduced and the

manufacturing cost can be reduced. Further, even if the number of the photoresist layers is reduced, low resistance metal wiring can be employed, so that the deterioration of the picture quality which is caused by the signal delay on the wiring can be avoided.



LEGAL STATUS

[Date of request for examination] [Date of sending the examiner's decision of

25.09.2000 10.09.2002

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998.2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開平8-88368

(43)公開日 平成8年(1996)4月2日

(51) Int.Cl.		識別記号	庁内整理番号	FΙ						
HO1L	29/786	•	71 1 12E-EM 17	F 1					技術表示	簡別
	21/336									
G02F	1/136	500								
			9056-4M 9056-4M	H01L	29/ 78	6	16	L		
				審査請求	未請求	6 請求項の	16 数14	V OL	(全 10	頁)
21)出顧番号		特願平6-224736		(71)出國人	0000051					
(22) 出顧日		平成6年(1994)9月	120 H	(72)発明者	株式会社日立製作所 東京都千代田区神田駿河台四丁目6番地 田中 武 茨城県日立市大みか町七丁目1番1号 株					
					式会社日立製作所日立研究所内 小野 配久雄 茨城県日立市大みか町七丁目1番1号 株					
					式会社日	立製作所日 小川 勝男	立例	究所内	i	,,


(54) [発明の名称] 蒋謨トランジスタ及びこれを用いた液晶表示装置

(57) 【要約1

【目的】TFT-LCDの表示順質を損なわず、このホト数を低減して工程を短縮、スループットを向上すること。

【構成】逆スタガー型TFTの形成において、ソース電 堰、ドレイン電極関SDD、SDCH、SDSをマスク として半導体ASIに不純物ドープしコンタクト領域N SIを形成する。その後、前記ドーピングマスクのうち 不要部分SDCHを選択除去する。

【効果】ソース電極、ドレイン電極材料をドーピングマスクとし、チャネル部のマスクを1 TOのホトと一括で除去でき、ホト数が低減でき、製造コストの低減効果がある。しかも、ホト数を低減しても配線は低抵抗の金属配線を用いることが可能であり、配線上の信号遅延による画質劣化を防止できる。



【特許請求の範囲】

【請求項1】逆スタガー型薄膜トランジスタの製造方法 において、

ソース電極及びドレイン電極を構成する金属膜及び前記 グマスクとして前記逆スタガー型薄膜トランジスタを構 成する半導体薄膜に局所的に不純物を導入し、前記半導 体薄膜中に半導体薄膜と前記ソース電極及びドレイン電 極とのコンタクト領域を形成する工程を具備することを 特徴とする薄膜トランジスタの製造方法。

【請求項2】請求項1に記載の薄膜トランジスタの製造 方法において、

前記コンタクト領域形成後に、透明導電膜のパターンを 形成し、前記透明導電膜をマスクとして前記他の金属膜 を除去することを特徴とする薄膜トランジスタの製造方

【請求項3】基板上にゲート電極、前記ゲート電極上に ゲート絶縁膜、前記ゲート絶縁膜上に半導体膜、前記半 導体膜上に金属及び透明導電膜からなるソース電極及び ドレイン電極とを形成した逆スタガー型の薄膜トランジ スタにおいて、

前記半導体膜の一部の領域が高濃度の不純物を有するコ ンタクト領域であり、前記透明導電膜は前記コンタクト 領域の上面に接し、かつ、前記ソース電極及びドレイン 電極の金属層の上面を全て覆い、前記透明導電膜の上面 の少なくとも一部とチャネル領域の半導体膜の上面が直 接同一層の絶縁膜で被覆されていることを特徴とする薄 膜トランジスタ。

【請求項4】基板上にゲート電極、前記ゲート電極上に ゲート絶縁膜、前記ゲート絶縁膜上に半導体膜、前記半 導体膜上に金属及び透明導電膜からなるソース電極及び ドレイン電極とを形成した逆スタガー型の薄膜トランジ スタにおいて.

前記半導体膜の一部の領域が高濃度の不純物を有するコ ンタクト領域であり、前記透明導電膜は前記コンタクト 35 アクティブマトリクス基板。 領域の上面に接し、かつ、前記ソース電極及びドレイン 電極の金属層のうち少なくとも一層の上面を全て覆い、 前記透明導電膜の上面の少なくとも一部とチャネル領域 の半導体膜の上面が同一層の絶縁膜で被覆され、かつ前 記チャネル領域上の半導体膜の上面と前記絶縁膜の間 に、前記チャネル領域と同一平面形状の他の絶縁膜を有 し、前記他の絶縁膜の厚さが30m以下であることを特

【請求項5】請求項3において、半導体膜がシリコン、 または水素化シリコンであることを特徴とする薄膜トラ ンジスタ.

徴とする薄膜トランジスタ。

【請求項6】請求項3において、半導体膜が多結晶シリ コンであり、膜厚が100nm以下であることを特徴と する薄膜トランジスタ。

体膜と透明導電膜の界面にソース電極を構成する金属元 秦の少なくとも一種類が存在することを特徴とする薄膜 トランジスタ。

【請求項8】請求項2に記載の薄膜トランジスタの製造 金属膜と同一工程で形成された他の金属膜とをドーピン 05 方法において、半導体膜の堆積法がプラズマCVD法で あり、かつ堆積後にレーザアニールされることを特徴と する薄膜トランジスタの製造方法。

【請求項9】基板上に複数の走査電極、前記複数の走査 電極と交差する複数の信号電極、前記複数の走査電極と 10 複数の信号電極との各交差部に薄膜トランジスタ,前記

薄膜トランジスタに接続された画素電極とを形成したア クティブマトリクス基板であって、 前記薄膜トランジスタは前記一方の基板上にゲート電

極、前記ゲート電極上にゲート絶縁膜、前記ゲート絶縁 15 膜上に半導体膜, 前記半導体膜上に金属及び透明導電膜 からなるソース電極及びドレイン電極とを形成した逆ス タガー型であり、

前記半導体膜の一部の領域が高濃度の不純物を有するコ ンタクト領域であり、前記透明導電膜は前記コンタクト 20 領域の上面に接し、かつ、前記ソース電極及びドレイン 電極の金属層の上面を全て覆い、前記透明導電膜の上面 の少なくとも一部とチャネル領域の半導体膜の上面が直 接同一層の絶縁膜で被覆されていることを特徴とするア クティブマトリクス基板。

【請求項10】請求項9に記載のアクティブマトリクス 基板において、前記基板上の一部領域に同マトリクスを 駆動するための回路を、請求項3に記載の複数の薄膜ト ランジスタで構成していることを特徴とするアクティブ マトリクス基板

30 【請求項11】請求項10に記載のアクティブマトリク ス基板において、アクティブマトリクスを構成する薄膜 トランジスタの半導体が水素化アモルファスシリコンで あり、回路を構成する薄膜トランジスタの半導体膜の少 なくとも一部が多結晶シリコンであることを特徴とする

【請求項12】複数の走査電極、前記複数の走査電極と 交差する複数の信号電極、前記複数の走査電極と複数の 信号電極との各交差部に薄膜トランジスタ、前記薄膜ト ランジスタに接続された画素電極とを形成した一方の基 40 板と、対向電極を形成した他方の基板と、前記一方の基 板と他方の基板との間に挟持された液晶とからなる液晶 表示装置であって、

前記薄膜トランジスタは前記一方の基板上にゲート電 極、前記ゲート電極上にゲート絶縁膜、前記ゲート絶縁 45 膜上に半導体膜, 前記半導体膜上に金属及び透明導電膜 からなるソース電極及びドレイン電極とを形成した逆ス タガー型であり、

前記半導体膜の一部の領域が高濃度の不純物を有するコ ンタクト領域であり、前記透明導電膜は前記コンタクト 【請求項7】 請求項3において、コンタクト領域の半導 50 領域の上面に接し、かつ、前記ソース電極及びドレイン

- 2 -

電極の金属層の上面を全て覆い、前記透明導電膜の上面 の少なくとも一部とチャネル領域の半導体膜の上面が直 接同一層の絶縁膜で被覆されていることを特徴とする液 晶表示装置。

【請求項13】請求項3に記載の薄膜トランジスタにお 05 【0004】一方チャネルエッチ方式のTFTは、半導 いて、ソースまたはドレイン電極の少なくとも一方がM o. Cr, Ti, Pd, Mn, Co, Ni, Ta, Pt の何れかを含むことを特徴とする薄膜トランジスタ。 【請求項14】請求項12に記載の液晶表示装置と充電

形電池と集積回路を搭載した情報処理装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、薄膜トランジスタ及び これを用いた液晶表示装置の構造ならびにその製造方法 に関する.

[0002]

【従来の技術】アクティブマトリクス方式の液晶ディス プレイ(以下、LCDと略す)は、マトリクス状に並ん だ画素に液晶をスイッチングするための薄膜トランジス Dである。LCD用のTFTの構造としては、逆スタガ 一型の構造が広く用いられている。

【0003】その製法は、高濃度不純物層(コンタクト 領域)の形成法に関連し、チャネル保護膜方式とチャネ ルエッチ方式に大別できる。チャネル保護方式の製法お 25 必要なホトの数(ホト数)が少ないほど、工程は簡略化 よび構造の一例は、エクステンデッド アプストラクト オブ ザ 1991 インターナショナル コンファ レンス オン ソリッド ステイト デバイセズ アン ド マテリアルズ、ヨコハマ、1991年、608から nal Conference on Solid State Devicesand Material s. Yokohama,1991, pp608-610) 、またはジャパンディ スプレイ'92, 92年発行, 213から215頁 (Jap an Display '92, pp213-215)に記載されており、それ ゲート電極G、ゲート絶縁膜 I N S、半導体膜 A S I を 順次形成する (図2 (a))。続いて、絶縁体からなるチ ャネル保護膜CHPをTFTのチャネル部となる半導体 膜上に形成し、この保護膜をマスクとして、半導体膜に イオンドープ法を用いて不純物(P)を照射する(図2 (b))。これにより保護膜で覆われていない半導体膜 のみ不純物がドーピングされ、低抵抗の高濃度不純物層 (コンタクト領域) NSIとなる。続いて金属膜SCM を堆積し、このコンタクト領域に接する形にソース、ド レイン電極SDS、SDDを加工し、TFTが完成する (図2(c).(d))。なお図2の例ではソース,ドレ イン電極SDS. SDDを形成する前に金属SCMと半 導体ASIを反応させ(図2(c))半導体表面に、シ リサイドSCを形成してチャネルと電極を自己整合した

晶に電圧を印加するため、画素電極 (透明導電膜, Indi um Tin Oxide、ITOと略す)ITPを、ソース電極に 接続した形で形成する。最後に保護膜PASを表面に形 成する。

体膜と高濃度不純物半導体膜は連続形成(コンタクト領 域は、最初からドーピングされた膜として堆積される) し、TFTのチャネル部の不要な高濃度不純物膜を除去 して形成される。図12にその断面構造を示しておく。 10 [0005]

【発明が解決しようとする課題】上記従来例はTFTを 形成する工程の簡略化およびTFTの性能向上について 充分な配慮がなされていない。TFTは、(1)基板の 全面に所定の膜を堆積し、(2) ホトリソグライフィ法 15 (以下ホトと略す)により不要部分を除去し所望の形状 の膜を残す、ことの繰り返しで形成される。なお、

(2) のホトは、(a)感光性の有機樹脂を基板全面にコ ートし、(b) ホトマスクもしくは下地の不透明な金属 パターンを用いて所望のパターンに露光、(c)現像し 夕(以下、TFTと略す)などの能動素子を備えたLC 20 て有機樹脂の被膜を形成し、(d)有機樹脂で覆われて いない部分のみドライもしくはウエットのエッチングに

より除去し所望の表面形状を得たのち、(e)最後に有 機樹脂を除去して表面を清浄化して終了する。工程の長 さ (複雑さ) は、このサイクルが何回繰り返されるか、

され製造コストが低減できる。上記従来例の内、チャネ ル保護膜方式は、ソース、ドレイン電極のホト、画素電 極のホト等に加え、電気的には機能しないチャネル保護 膜のホトを独立に行っている。また、チャネルエッチ方 6 1 0 頁 (ExtendedAbstracts of the 1991 Internatio 30 式においてはチャネル部の不要な高濃度不純物膜を半導 体膜上で除去する必要があった。高濃度不純物膜と半導

体膜は主成分は同じであり、エッチングの選択性が小さ い。即ち半導体層がオーバーエッチ(Δ L)される。こ のためチャネル部のコンタクト領域を除去する際の加工 を図2に示す。同公知例によれば、まず基板SUB上に 35 裕度として、半導体膜を厚く(約200nm)堆積する 必要があった。このため膜の堆積時間および製膜装置内

壁のクリーニング時間が長く、TFT製造工程の短縮、 スループット向上の障害となっていた。また、特性的に は、チャネルが形成される半導体/ゲート絶縁膜界面と 40 コンタクト領域の間の高抵抗の半導体膜の膜厚が厚いた め、TFTのオン特性が損なわれるという問題があっ た。また、半導体膜厚が厚いため、光照射により発生す る電流(フォトコン)が高く、LCDの画質低下の原因と なっていた.

45 【0006】本発明の主たる目的は、TFT-LCDの 表示画質を損なわず、このホト数を低減して工程を短 縮、スループットを向上することにある。

【0007】また他の目的として、TFT特性を向上す ることにある。また他の目的として、TFTを用いたア 例を示した。アクティブマトリクス用としては、更に液 50 クティブマトリクスおよびこれを用いたLCDの開口率 を向上することにある。また他の目的は、製造歩留まり を向上することにある。

【0008】なおTFT-LCDの材料費の低減,外形 寸法の縮小、信頼性の向上、及び製造歩留まりの向上策 蔵する技術が知られているが、本発明の上記各効果は特 にこの回路内蔵型アクティブマトリクス基板及びLCD に適用した場合にその効果が著しい。

[0009]

体への不純物のドーピングの際のマスク材にソース、ド レイン電極用の金属膜を用い、(2)ドーピング後にチ ャネル部に残った不要の金属材を透明電極をマスクとし てエッチング、除去することにより達成される。 [0010]

【作用】図1は本発明におけるTFTの製造工程を示す 断面図である。詳細な製法は実施例で述べるが、本発明 ではまず、基板SUB上にゲート電極G, ゲート絶縁膜 INS,半導体膜ASIを順次形成する(図1

- (a))。続いてTFTのチャネル部分及びソース,ド レインの電極及び配線部分にドーピングのマスク材(図 中それぞれ、SDCH、SDS、SDD、SDL) をM ○などの金属材料で形成する(図1 (b))。これをマ スクとして不純物を照射して高濃度不純物半導体膜(コ ンタクト領域)NSIを形成後(図1(c))、ITO 25 滅,外形寸法の縮小が可能となる。またTFT-LCDを画素部ITP及びソース、ドレイン電極/配線部IT S, ITD, ITLに形成する(図1(d))。最後にI TOで覆われていないチャネル部の金属材料SDCHを 除去し、TFTを完成する(図1 (e))。
- 【0011】本発明によれば、ソース、ドレインの電極 30 に伴う膜荒れ、ピンホールが起きやすい。本発明はこの 材料をドーピングマスクとして用いた後、チャネル部の マスク(残しておくとソース、ドレイン間を短絡してし まう)をITOのホトと一括で除去でき、これによりホ ト数を低減する。すなわち、従来チャネル保護方式にお いては、(1) 保護膜、(2) ソース, ドレイン電極、 (3) 画素電極、と3ホト必要であった工程を、(1)
- ソース、ドレイン電極、(3) 画素電極、の2ホトに短 縮できる。 【0012】また、本発明によれば、コンタクト領域の

が可能となる。また、チャネルエッチ方式のごとく厚い 半導体膜を形成する必要がないため、TFTのオン特性 が向上し、フォトコンが低減される。

【0013】なお従来、ホト削減の一法として、配線に 金属を使用せず画楽電極となる透明導電膜を用いる方法 45 よって層辺回路のみレーザアニールして多結晶化したpo があった。本発明は、ホト数を低減しても配線には低抵 抗の金属配線を用いることが可能であり、配線上の信号 遅延による画質劣化が生じない。特にTFTのアクティ プマトリクスの走査速度が速くなる高精細LCDの画質 を損なうことなく工程数削減等の効果が顕著になる。

- 【0014】また本発明は、特にTFT-LCDに周辺 回路を内蔵する際に有効である。回路内蔵の場合、高速 の素子が必要なため多結晶半導体膜を用いるが、図2に 示した従来例を用いると、絶縁物のマスクをこの多結晶 として、周辺駆動回路をアクティブマトリクス基板に内 05 膜上で加工する必要があった。例えば窒化シリコン (S iN) を多結晶シリコン(poly-Si)上で加工する必要 があった。通常、SiNの加工はフッ酸系の液によるウ エットエッチングを用いられる。poly-Si膜にピンホ ールがあると、SiNのエッチング完了時に液がpoly-【課題を解決するための手段】上記目的は、(1)半導 10 Si中を浸透してゲート絶縁膜(これも通常はSiN) に達し、ゲート絶縁膜を損傷する不良が生じた。特にプ ラズマCVD法で堆積したアモルファスシリコン(a-Si)をレーザアニールして得たpoly-Si膜はピンホ 一ル密度が高く、上記不良が生じやすかった。 これに対
 - 15 し、本発明では金属マスクのエッチングはSiNを侵さ ない酸によるウエットエッチ、または酸素アッシャー (プラズマ酸素処理) 等で行う。従って、ゲート絶縁膜 の不良は著しく低減出来る。本発明を用いた多結晶半導 体TFTを用いて周辺回路を内蔵することにより、LC 20 Dの外付けのドライバーICの一部または全てを削減出 来る。ブラズマCVDによるa-Si成膜、およびレーザ アニールは300℃程度の低温で実施可能であり、a-SiTFT用の耐熱性の低い安価なガラス基板が使用で きる。これにより、TFT-LCDの製造コストの低
 - と駆動システムとの接続線数、接続ピッチが低減でき、 接続不良の低減も可能である。なおプラズマCVDによ る a - S i は多量(約10%以上)の水素を含んでおり、 堆積した膜をそのままレーザアニールすると水素の放出
 - ような膜を用いてもゲート絶縁膜の短絡のないTFTを 形成できる。なお本発明以外に短絡不良を防ぐ手段とし て、レーザアニール前に400℃以上で熱アニールして 脱水素処理する方法が知られている。但しこれを回路内 35 蔵LCDに適用した場合、回路用のpoly-SiTFTと 同時に、表示部(画素)のa-SiTFTが脱水素され てしまい、その特性が劣化してしまう。よってこの場合
- には、画素TFTもレーザアニールしてpoly-Si化す ることが必要であるが(1) poly-SiTFTはオフ電 エッチング工程がなく、工程の短縮, スループット向上 40 流が比較的高く、(2)レーザ照射の重ね合わせ領域で の特性パラツキが生じやすく、これを画索TFTとして 用いた場合には、LCDの表示の不均一化等の画質劣化 が生ずる。これに対し、本発明は、poly-Siの面荒れ に対する裕度が大きく、脱水素アニールが不要である。
 - ly-SiTFTとし、画素は均一でオフ電流の低いa-SiTFTで構成できる。これにより、高画質の回路内 蔵LCDを高い歩留まりで製造可能となる。
 - 【0015】なお従来、チャネルエッチ方式TFTへの 50 レーザアニール適用は困難であった。その理由は、チャ

ネルエッチ方式で用いられる厚い半導体膜をレーザアニ ールするとチャネルが形成される半導体の底面まで十分 に結晶化できないためであった。この問題を解決するた め、半導体膜を薄い第一層と厚い第二層の二回に分けて **堆積し、第二層を堆積する前にレーザアニールする方法 05 がある。** が提案されていた。しかしながらこの場合、チャネルエ ッチ方式の本質的問題であるトータルの半導体膜厚の増 加に加え、製膜回数(通常はCVD製膜)が一回増える ため、工程数増加、製膜装置数増、二層間の接触不良と いう新たな問題が生じていたが、本発明ではこれらの問 題も解決できる。

【0016】なお本発明によると、TFTのオフ特性向 上効果が認められた。その原因は、高濃度不純物層(コ ンタクト領域) と半導体膜からなるチャネルとの接合部 および本発明におけるコンタクト領域とチャネル部 (半 導体膜) との接合部を示す。図8(a)の従来例では、 コンタクト領域NSIと半導体膜ASIの接合部の上面 にはチャネル保護膜CHPの端部がある。端部ではチャ ネル保護膜と保護膜PASが接しているため応力が集中 する。特に両者が異質材料であれば、応力集中は顕著で ある。たとえチャネル保護膜と、その上層の保護膜が同 じ化合物、例えばSiN同士であっても、堆積温度が異 なると膜特性が異なり、応力が発生する。さらに全く同 じ条件で堆積した場合でも、トータルの膜厚(チャネル 部ではチャネル保護膜と保護膜の和、コンタクト領域で は保護膜のみ)とが違うため、応力の差が生じる。その 結果、半導体膜のコンタクト領域と半導体膜との接合部 に応力集中、もしくは応力の急峻な変化が生じる。その 結果、接合部の欠陥DEFの密度が増える。さらに、チ ャネル保護膜の端部側壁と半導体膜の接点には有機及び 無機の微小異物が残存しやすく、これが後工程で接合部 に拡散し欠陥生成の原因となる。欠陥は、欠陥を介した 電子と正孔の再結合確率を増すため、TFTのオフ特性 TFTにおいて、ゲートに負の電圧を印加してTFTを オフ状態としても、正孔電流を接合部で阻止できなくな る。すなわちオフ電流が増加し、オフ特性の劣化が生ず る。一方、図8 (b) の本発明においては半導体のコン タクト領域NSIと半導体膜ASIの接合の上部は均 質、一定の膜厚の保護膜PASで覆われており、従来例 のような接合部の劣化によるオフ特性の低下はない。す なわち、本発明によりTFTのオフ特性が改善できる。 このTFTを液晶ディスプレイのアクティブマトリクス 基板に用いた場合、オフ電流による電圧低下を補償する ための保持容量を縮小できる。この結果、アクティブマ トリクス基板の開口率が向上する。これを用いた透過型 の液晶ディスプレイはバックライト光の利用効率が向上 する。言い換えれば、バックライトの光量、即ち消費電

搭載する機器の消費電力低減に効果がある。特に、ノー ト形パソコン等充電して使用するポータブル機器に搭載 した場合は、一回の充電で使用できる時間の延長、電池 の外形寸法の縮小による機器の小型軽量化に大きな効果

[0017]

【実施例】

(実施例1) 本発明の実施例としてTFT-LCD用の TFT及び製造方法を以下図面を用いて説明する。

- 10 【0018】図1は本発明によるTFTの主要製造過程 における断面構造を示す。なお図5はTFT完成時のア クティブマトリクスの一画素分の平面構造図で図中の (A) - (B) 間断面構造が図1に示されている。図1
- 0 は一画素の等価回路を示し、図中、CLCはアクティ の膜品質が改善されたためと考えられる。図8に従来例 15 プマトリクスにより駆動される液晶の容量、CADはT FT等のリーク電流を補償する保持容量である。各部の 電圧については後述する。まずガラス基板SUB上にC r 膜をスパッタ法により厚さ120 n m堆積し、不要部 分をホト、エッチングで除去し、ゲート電極Gを形成す
 - 20 る。エッチングには、硝酸セリウム系のエッチング液を 用いた。続いて、プラズマCVD法によりSiN膜IN Sを基板温度300℃で厚さ350nm, a-Si膜A SIを基板温度270℃で厚さ40mm連続堆積する。 続いて、このSiN、a-Siの積層膜をホトリソグラ
 - 25 フィにより、ゲート電極を覆うように島状に加工する (図1(a))。エッチングには、トリフルオロクロロカ ーボンと酸素の混合ガスによるドライエッチ法を用い た。続いて、スパッタ法により基板温度160℃で厚さ 200nmのMo膜を堆積する。a-SiとMoの界面 30 には両者の固相反応によりシリサイド層MoSi, SC が生じる。続いてMoを燐酸酢酸混合液(PAN液)を 用い、ホト、エッチングする。すなわち、チャネル部S DCHとソース電極部SDS, ドレイン電極部SDD,
- 信号配線部SDL以外を除去する(図1(b))。 を劣化させる。例えば、電子を主キャリアとするn形の 35 【0019】MoSi,SCは、PAN液に不溶なた め、除去されずにa-Siの表面に残る。続いて、イオ ンドーピング法によりPをa-Siに打ち込み、高濃度 不純物シリコン層(コンタクト領域)NSIを形成する (図1 (c))。イオンドーピングは非質量分離型のイ
 - 40 オン照射装置を用い、原料ガスにヘリウム希釈のホスフ ィンを用いた。加速電圧は10kV、ドーズ量は10¹⁵ 個/cm² とした。この際、基板温度を例えば300℃に 加熱しておくと、a-Si中に打ち込まれたPは活性化 され、新たなレーザ照射もしくは加熱処理などの活性化 45 処理を省略できる。もちろん別途熱アニールなどによる 活性処理化を施し、特性をより向上させてもよい。続い てスパッタ法によりITO膜を基板温度220℃で、厚 さ140 nm堆積する。
- 【0020】このITOをHBr液を用いたホトリソグ 力を低減できる。よってこの液晶ディスプレイはこれを 50 ラフィにより画業電極ITP,ソースITS電極ドレイ

ン電極ITD,信号線ITLの形状に加工する(図1 (d))。続いて各ITO電極をマスクとして、Mo膜を PAN液でエッチング除去する。すなわちITOで覆わ れていないTFTのチャネル部分のMoを除去する(図 1 (e)).

【0021】続いて酸素のプラズマアッシャー、もしく は塩素、トリフルオロカーボン等のドライエッチにより チャネル部のMoSiを除去する。この場合、酸素アッ シャーを用いたTFTの特性が良く、これを用いるのが 好ましい。理由は、シリサイド除去と同時に表面に安定 な非常に薄い酸化膜を形成することによりa-Si膜へ のプラズマダメージ、オーバーエッチを防止し、かつ表 面の捕獲順位を低減できるためるためと考えられる。こ の際の酸化膜の膜厚は応力の発生を押さえるため、約3 0 nm以下、好ましくは10nm以下とするのがよい。 以下図には示していないが、続いてTFTの保護膜とし てSiN膜PASをブラズマCVDにより堆積する。最 後にこのSiN膜をゲート絶縁膜同様のホト、エッチン グし、信号線、ゲート線の端子を露出させ、TFTを完 成させる。

【0022】本実施例では、図5の平面図に示されてい るように、画素電極 I T P と隣接する行のゲート線 G 1 を電極として保持容量CADを形成している。この保持 容量は、本実施例のアクティブマトリクス基板で液晶を 駆動した場合に、液晶容量と並列接続されリーク電流に 25 うな膜を用いても、ゲート絶縁膜の短絡不良は生じな よる電圧効果を防止する効果を持つ。本発明は、作用の 項で述べた様にTFTのリーク電流を低減できるためこ の保持容量を小さくできる。即ち、不透明なゲート線の 面積を小さくでき基板の開口率を向上できる。通常、ス パッタ法でシリコン上にITO膜を形成するとシリコン 30 により成膜し、PAN液を用いたホト、エッチングでソ 表面が酸化されて絶縁層(SiO_2)となりTFTの出 力電流が低下する。しかし本発明ではMoSiが表面に あるため絶縁層の形成を抑制でき、特性の劣化は殆ど見

【0023】(実施例2)周辺回路をガラス基板上に内 蔵したTFT基板に本発明を適用した場合の実施例を示 す。図4は周辺回路内蔵の一例として、映像信号側(ド レイン側)に回路を形成し、信号側ドライバーICの数 を半減する方式の概略を示す。各映像信号線DL0,D L1の一端に回路TFT, T0, T1及び保持容量C C1が接続され2nおよび2n+1番目の回路TF T, T0, T1のソース, ドレイン電極の一方が外部端 子DLTとなっている。2n番目の回路TFT, T0は クロック信号F0、2n+1番目の回路TFT, T1は 択時間内で2つの回路TFTを前半後半にわけてon/of f する。これに合わせ、ドライバーは従来の半分の時間 でデータを切替るよう動作させる。これにより、ドライ パーの一端子の出力で2本の信号線を駆動できる。すな わち、ドライバーICの数を半減できる。

【0024】本実施例では、高い駆動能力が要求される 回路TFTにはレーザアニールによるpoly-SiTF を、特性の均一性と低いオフ電流が要求される画素 TF Tにはa-SiTFTを用いる。

- 05 【0025】第1の実施例同様図1を参照して製造方法 を説明する。まず厚さ120mmのCr膜をスパッタ成 膜しゲート電極G形状にホト,エッチングする。続いて プラズマCVDにより、厚さ350nmのSiNのゲー ト絶縁膜SIN,40nmのa-Siの半導体膜ASI 分にのみ照射しSi膜を多結晶化する。画素部のTFT
- 10 を堆積する。続いてXeClのエキシマレーザを回路部 をa-SiTFTとしておく場合には、a-SiTFT の特性劣化を防止するため、加熱脱水素処理は行わな い。また照射中の基板加熱も同じ理由により行わない。
- 15 逆にa-Si堆積の際、膜中の水素濃度を15%以上と し、特にシリコン原子と鎖状 (SiH,)結合している水 素の濃度を高くしておくと、良好な特性のpoly-SiT FTが得られた。水素の結合状態は赤外吸収スペクトル により評価できるが、吸収のピーク波数が2020/cm
- 20 から2060/cm好ましくは2030から2050とす るのが良い。これによりTFTの移動度を $10\,\mathrm{cm}^2/\mathrm{V}$ s とすることが出来る。このような水素を多量に含む a-Siをレーザアニールすると表面の凹凸が増加し、 ピンホールなどの膜荒れが生じるが、本発明ではこのよ
- い。照射は真空中、エネルギー密度200mJ/cm2で 実施した。続いてゲートGを覆うように、SiおよびS i Nをホト、ドライエッチし、島状に加工する(図1 (a))。続いて厚さ200nmのMo膜をスパッタ法
- ース,ドレイン電極SDD, SDS, 信号線SDL, チ ャネル部のマスクSDCHを形成する(図1 (b))。 続いてイオンドーピング法によりPをSiに打ち込み、 高濃度不純物シリコン層(コンタクト領域)NSIを形
- 35 成する(図1 (c))。この際基板温度を例えば300 \mathbb{C} に加熱しておくと、a-Si中に打ち込まれたPは照 射中に活性化される。回路のpoly-Si領域は、更にレ ーザ照射して不純物活性化する。活性化時にはゲートの 金属が一部露出しているので、レーザエネルギーは結晶
- 40 化よりも低く例えば150mJ/cm²とし、ゲートの損 傷を予防する。活性化後、ITO形成、ホトエッチ、チ ャネル部のシリサイド除去を第1の実施例同様に行う (図1 (d), (e), (f))。
- 【0026】本実施例では、水素を多量に含むa-Si クロック信号F1で駆動する。画業のTFTの一回の選 45 膜をレーザアニールする。膜中の水業が瞬間的に放出さ れる。電子顕微鏡観察の結果、得られるpoly-Si膜表 面には微小なピンホール、面荒れが発生していた。しか し作用の項で述べたように本発明によればフッ酸系のエ ッチングが不要であり、ゲート絶縁膜損傷による短絡不 50 良は防止される。

【0027】本実施例による駆動回路の部分平面図 (表 示部の2列の画素に関する範囲)を図6に示す。ガラス 基板の端部の1本のドレイン端子DLTから2個のTF T, T0, T1を介し表示部(画素部)の2本のドレイ ン線(映像信号線)(偶数列DL0,奇数列DL1)に 05 は省略でき、LCDの製造コスト低減、およびLCDの 分岐接続される。ゲート線GC0, GC1とドレイン線 の交差部にはSi、SiNの二層膜からなるパターンC ROSをはさみ、両配線間を絶縁する。TFTをスイッ チングするための2本のゲート線GC1. GCIがそれぞ れ偶数列、奇数列のTFT、T0、T1に接続される。 【0028】上記第1及び第2の実施例において以下に 列挙する変更を加えても本発明の主旨を損なわない。

【0029】実施例ではソース、ドレイン電極をゲート 電極及び半導体上に設けたが、この形状を変えても本発 明の主旨を損なわない。例えば図7の(a)から(b) に示したように、形成しても良い。

【0030】実施例ではゲート電極材料としてCrを用 いたがその他の金属例えばAI, Cu, Ta, Ti等や その積層膜、または合金等を使用してもよい。Al,C LCDの表示画像の面内均一性を向上できる。

【0031】実施例ではゲート絶縁膜材料としてSiN 膜を用いたが、このほかにSiO,SiONなどの膜を 用いてもよい。また、ゲート線材料にAl、Taを用い た場合にはこれを陽極化成することで得られる酸化膜と の積層膜とし、絶縁膜の耐圧向上、短絡防止を図っても よい。

【0032】実施例は半導体膜をプラズマCVDによる a-Si膜またはこれをレーザアニールした多結晶Si 膜としたがこれを他の材料または他の製法によってもよ 30 り、液晶に電圧が印加されないときに光が透過するノー い。例えばゲルマンガスを材料ガスにプラズマCVDで 堆積したGe膜、またはGeとSiの混晶膜ないし超構 造膜としてTFTの特性向上を図ってもよい。

【0033】また、半導体膜の堆積方法はプラズマダメ ージのない減圧CVD法,膜中の水素量を低減できるス 35 ン側DLの端子にそれぞれ駆動用のドライバーICであ パッタ法、またはECR-CVD法を用い膜の不安定性 の防止、プロセス温度の低減を図ってもよい。半導体膜 としてSiのマイクロクリスタル膜を用いて高移動度化 を図ってもよい。半導体膜をレーザもしくは熱でアニー ルして多結晶化し、TFTの高移動度化を図ってもよ い。この場合、作用の項で述べたように、アニール前の 膜の水素が多くても、結晶化膜のピンホールによるゲー ト絶縁膜の不良は殆ど生じない。

【0034】実施例ではソース、ドレイン電極にMoを n, Co, Ni, Ta, Pt等半導体と反応してシリサ イドもしくはゲルマニウム化合物を形成する金属材を用 いてもよい。さらにこれらを含む合金及び積層膜を用い てもよい。

基板も、前記第1の実施例同様に液晶ディスプレイ、お よびそれを組み込んだノート形パソコンなどの機器に搭 載できる。回路内蔵の場合、第1の実施例の効果に加 え、外付けの駆動用ドライバーICの数を削減、もしく

表示部のまわりの額縁の幅を削減でき、ディスプレイ、 およびこれを搭載した機器のさらなる小型軽量化が可能

【0036】 (実施例3) 本発明によるアクティブマト 10 リクス基板を用いた液晶ディスプレイTFT-LCD及 びその製法について説明する。

【0037】図3はアクティブマトリクス基板をもう一 枚の基板と向き合わせ液晶を封入したセルの一画素分の 断面図である。 TFT基板SUBの内側表面には、TF 15 T, 画素電極 I TP, 保護膜PASなど前記実施例で説 明した方法により形成されている。その上に、液晶の分 子の配列をそろえるための配向膜OR11がスピンナー

塗布, ラビング処理により形成されている。また外側表 面には、偏向板POL1を張り付けている。対向基板の内側 u 系を用いた場合には配線抵抗が下がり、これを用いた 20 表面には画素電極以外の質域から漏れてくる光を遮ぎる ためCrからなるブラックマトリクスBM、有機樹脂を ロールコート塗布後染色して形成したカラーフイルタト IL, ITOの対向電極ITO1, 配向膜ORI2が順 次形成されている。また外側表面には配向膜POL2を

25 張り付けてある。両基板間にピーズを分散し、約5μm のギャップ長とし、図には示していないが基板の周辺部 を樹脂で接着した後、ネマチック型液晶を充填,封入す る。偏向板POL1とPOL2の偏向方向は直交させ、 配向膜OR1, OR2のラビング方向を直交させてあ

マリーホワイトモードとした。

【0038】この液晶セルを用いた液晶ディスプレイの 全体概略を図11に示す。走査線アクティブマトリクス 基板SUBすなわち液晶セルのゲート線GL及びドレイ

るGDR, DDRが複数個接続される。このドライバー ICを駆動するための信号及び電源はタイミングコンバ ータ等の I Cからなる信号処理回路TCONからバスラ インGBUS,DBUSを通って供給される。以上の主たる

40 構成要素をケースに固定しLCDのモジュールMODと なる。なお透過形のLCDの場合には、図示していない が液晶セルSUBの背面に蛍光燈等からなるバックライト

【0039】図10の等価回路により駆動を概略説明す 用いたがその他Ti,TaMo,Cr,Ti,Pd,M 45 る。対向基板側の共通電板には一定の電位VCOMを与 えておく。ゲート線(走査線)に順次TFTのオン電圧 (VGn-1からVGn、さらに次の行電圧)を加えて (線順次走査) TFTを導通状態にし、信号線 (ドレイ ン線)から与えられた映像信号電圧VDをTFTを介し 【0035】本実施例の回路内蔵アクティブマトリクス 50 で液晶CLCに印加する。液晶はVCOMとVD \mathbf{n} の差

電圧により駆動され、画素の光透過率が変化する。個々 の画素で独立に透過率を制御しLCD全体で画像表示す る。

【0040】 (実施例4) 図9は本発明のアクティブマ トリクス基板を用いた液晶ディスプレイを搭載したノー ト型パソコンを示す。マイクロプロセッサ等からなる半 導体集積回路群CPUを中心とするパソコン本体PC内 にシステム全体に電力を供給する充電型電池BAT、入 カ用キーボード KBD, データ記録用ディスクDISK を収めている。液晶ディスプレイLCDは背面にバック ライトを設けた透過型で、パソコンの蓋部LIDに設置 され、CPUからのデータをもとに、電源BATにより 駆動される。アクティブマトリクス基板の開口率が向上 したため、バックライト光の利用率が向上し、LCDの 脚度が向上した。また、低電力のバックライトでも十分 15 【図7】TFTの断面図。 な輝度が得られ、バックライトの薄形化、軽量化、また これの電源となるバッテリーの小型軽量化が可能となっ た。これにより直接的および間接的に(これらを格納、 保持する構造部材についても) 小型軽量薄形化でき、ノ ート形パソコンの可搬性を向上できる。また、一回の充 20 【図12】従来のTFTの断面構造。 電で使用できる時間が延び使い勝手が向上できた。 【0041】本発明によるLCDは本実施例に記載のノ ートパソコンに限らず、他のボータブルな情報処理装置 の小型化、軽量化、電池寿命の向上に効果がある。例え ば、本発明のLCDを携帯用電話、携帯用ゲーム機、お 25 ク、SC…シリサイド、NSI…高濃度不純物半導体膜 よび小売店等で用いられる売上/注文管理用の携帯用情 報処理器など、集積回路を用いた情報処理を電池の電力 をもとに行う機器において有効である。 [0042]

【発明の効果】本発明によれば、ソース、ドレインの電 30 FIL…カラーフイルタ、B.M…ブラックマトリクス、 極材料をドーピングマスクとし、チャネル部のマスクを ITOのホトと一括で除去でき、ホト数が低減でき、製 造コストの低減効果がある。しかも、ホト数を低減して も配線は低抵抗の金属配線を用いることが可能であり、

配線上の信号遅延による画質劣化を防止できる。


【0043】また本発明では、工程を増やさずに、レー ザアニールpoly-SiTFTを用いた周辺回路内蔵TF T-LCDの製造歩留まりを向上させ、さらなるコスト

- 05 低減効果がある。周辺回路のみレーザアニールした高速 poly-SiTFT、画素部は均一なa-SiTFTで構 成でき、回路内蔵LCDの画質向上に効果がある。 【図面の簡単な説明】
 - 【図1】本発明のTFTの製造工程を示す図。
- 10 【図2】従来のTFTの製造工程を示す図。
 - 【図3】 LCDセルの断面構造。
 - 【図4】回路内蔵TFT-LCDの概要。
 - 【図5】アクティブマトリクス基板の部分平面図。 【図6】駆動回路の部分平面図。
 - - 【図8】TFTの接合部の拡大断面図。
 - 【図9】液晶ディスプレイを用いたノート形パソコン。 【図10】一画素の等価回路。
 - 【図11】液晶ディスプレイの構成。

【符号の説明】

- SUB…基板、G…ゲート電極、ASI…半導体膜、I NS…ゲート絶縁膜、SDD…ドレイン電極、SDS… ソース電極、SDCH…チャネル部のドーピングマス
- (コンタクト領域)、ITS, ITD, ITL…ITOの ソース. ドレイン電極及び信号線、ITP…画素電極、 CHP…絶縁物のチャネル保護膜、POL1, POL2 …偏向板、ORII, ORI2…配向膜、LC…液晶、
- LCD…液晶ディスプレイ、KBD…キーボード、BA T…乾電池、CPU…集積回路、PC…ノート形パソコ

【図3】



[図4]

